做模拟IC设计两级运放是绕不开的基本功。标题里这个“单端两级运放设计5T-OTACS”翻译成大白话就是第一级用经典的五管差分放大器Tail transistor 差分输入对 有源负载第二级接一个共源极放大器两级串起来做成一个单端输出的大增益运放。这个结构在教科书里叫Miller两级OTA在工程流片里也极其常见ADC前端、LDO环路、基准buffer、比较器前置放大都能看到它的影子。这篇文章适合谁看如果你正在做课程设计、毕业设计或者刚接触模拟IC想搞懂运放设计流程又或者流片前想快速搭一个原型运放那这篇就是按我自己的实操路子写的。我不打算只贴公式会把指标拆解逻辑、手算流程、仿真调参顺序、版图匹配的坑都讲一遍。读懂这个结构等于掌握了大多数单级运放的底层思路。为什么非得用两级因为单级运放在增益和摆幅之间是打架的。单级五管OTA能做到不错的共模抑制核心增益就是gm乘以输出电阻短沟道工艺下很难超过40多dB。可很多系统环路要求60dB以上增益单级根本喂不饱。这时候加一级CS由第二级扛输出摆幅和电流驱动同时再贡献30~50dB增益性价比最高。单端输出这几个字还暗示了一个关键限制第一级必须把差分信号精确地转为单端内部节点第二级再在这个节点上做文章。整个设计里最花心思的地方就是如何在“差分转单端”的过程中不出乱子。1. 项目概述5T-OTACS 这个结构到底在干什么从名字拆开看“5T-OTA”指的是第一级有五个晶体管。常见的NMOS输入版本就是一个尾电流源管提供恒定电流一对NMOS差分输入管把输入电压差转成两支电流差一对PMOS有源负载管构成电流镜再把差分电流重新合并成单端电流。这个单端电流流过第一级输出高阻节点转成电压信号这就完成了第一级放大。第二级“CS”就是Common Source一个增益管加一个电流源负载把第一级内部节点的电压再放大一次最后从输出端送出去。我习惯把这个结构理解成一个“两级接力”的关系第一级是灵敏的传感器负责捕捉微弱的差分信号转成单端信号但它不擅长驱动大负载第二级是大力士专门负责增加输出摆幅和驱动电流。很多新手把两级都设计成高增益高阻抗结果两级的高阻节点形成多重极点补偿非常痛苦。正确的心态是第一级做高跨导第二级做高摆幅大电流各有分工。这个结构在实际项目中能解决什么问题举几个典型场景。一个基准电压源需要把带隙核心输出缓冲出去负载可能有几百pF单级OTA增益不够会导致线性调整率差用两级结构就稳了一个SAR ADC的比较器前端需要高增益把微小差压放大到锁存器能判别的程度这个结构能轻松做到60~80dB一颗LDO芯片里误差放大器需要足够高的环路增益保证输出精度两级的增益余量也能覆盖corner偏差。可以说只要你需要“单端、高增益、中等带宽、输出摆幅接近电源轨”这个组合就是最顺手的方案。第一级的输出节点通常命名为Vint或者V_A第二级输入也在同一个节点上。这里的阻抗很高往往是几十kΩ到几百kΩ所以主极点大概率落在这里。理解了这个节点后面补偿电路的接法就顺理成章了。第一级产生的单端电压幅度虽然有限但经过第二级放大后能推到接近电源和地的摆幅。两个管子必须保证在最坏corner下都工作在饱和区这是设计成败的关键。2. 设计前的指标拆解先定规格再谈晶体管2.1 需求表先列出来别一上来就画管子我拿到设计任务后的第一步不是开原理图而是先把需求写成一张表。很多同学喜欢直接画管子然后仿真看结果发现增益不够就加W/L发现相位裕度不够就加电容最后电路变成一团乱麻。其实绝大多数问题都能在指标拆解阶段提前排除掉。列一个我自己常用的需求表模板指标示例目标设计含义直流开环增益≥ 80dB决定环路精度留20dB以上余量GBW30~50MHz小信号带宽需求决定输入跨导 gm1相位裕度≥ 60°保证闭环稳定最好做到70°附近压摆率≥ 20V/µs大信号建立速度决定第二级电流负载电容0.5~2pF决定次极点位置也是补偿依据静态功耗≤ 0.5mW电池或系统预算限制两级电流分配输出摆幅≥ 2.4Vpp3.3V供电下需要靠近电源轨拿到这张表心里就要有几个基本公式来回转gm 2ID/Vov第一级增益约等于gm1乘第一级输出电阻第二级增益等于gm6乘第二级输出电阻总增益是两级相乘。GBW则由gm1除以Miller电容Cc决定。这一步如果能算出数量级后面仿真只是验证手算而不是盲人摸象。我还会额外问一句这个运放输入共模电压范围是多少如果是NMOS输入输入共模不能太低否则尾电流源管没有足够的Vds余量。如果是PMOS输入输入共模不能太高。这个约束直接决定你用NMOS还是PMOS做输入对也影响第二级管子的选择。忽略输入共模范围很容易在瞬态仿真时发现某个管子退出饱和。2.2 两级之间的增益与速度怎么分配两级放大器分配原则我总结成一句话第一级贡献高跨导第二级贡献大摆幅和大电流。两级都想要高增益但增益不能靠无限提高输出阻抗来堆否则次极点会被压到GBW附近稳定性立刻崩掉。第一级的输入管跨导gm1是最核心的指标因为GBW基本由这个gm决定。公式是GBW ≈ gm1/(2πCc)。比如你目标GBW是50MHzCc初定1.2pF那gm1大约需要0.38mA/V。按gm2ID/Vov反推如果每支差分对电流取12.5µA过驱电压Vov差不多65mV。这个Vov偏小对失配和版图匹配要求会高但能省功耗。分清主次之后你会发现手算不是为了得到一个精确值而是为了知道“gm1必须落在什么量级”。第二级的核心是输出摆幅和驱动能力。驱动管需要把输出节点摆到尽量接近电源轨所以它的Vov不能太大。输出电阻也不能太大否则次极点就低了。次极点位置约为gm6/2πCLCL是负载电容。想要60°以上相位裕度次极点尽量放到2~3倍GBW之外。所以第二级电流通常会是第一级的3~5倍这不是谁规定的而是稳定性和摆幅一起逼出来的。还有一个细节两级之间的增益分配会影响补偿电容值。如果第一级增益很高Miller电容Cc的折算效果会很显著主极点能压得足够低如果第一级增益太低Miller作用不明显那Cc就得加很大GBW反而被压。经验上我会让第一级增益在35~45dB之间第二级增益在40~50dB之间总增益轻松过80dB。2.3 工艺参数假设手算阶段用的示意值为了后面举例能落地我设定一个典型0.18µm CMOS工艺场景供电3.3V。下面只是示意参数方便说明量级关系真实流片必须查PDK的corner文件。器件/参数取值说明NMOS KµnCox约200µA/V²输入差分对用PMOS KµpCox约80µA/V²有源负载和电流源负载用Vthn / Vthp0.5V / -0.5V阈值电压示意值Lmin0.18µm一般不直接用最小沟长可选沟长0.5µm ~ 2µm平衡输出电阻和匹配沟长这个变量容易被新手忽略。短沟道管子速度快但输出电阻小增益上不去长沟道管子输出电阻大但匹配性和面积差。我通常先把第一级管子的沟长定在1µm左右第二级驱动管可以短一些到0.5µm。这样做的理由是第一级本身就是高阻节点用长沟道确保ro够大而第二级需要驱动电流大、输出电阻适中用短一点沟道反而更合适。手算阶段不要追求精确到小数点后三位。模拟IC设计是一门“先算数量级再靠仿真微调”的工程学问。下面一节我会按这个假设工艺把每个管子逐步手算一遍。3. 晶体管级设计与手算流程把每个管子算到位3.1 第一级 5T-OTA 的器件构成与作用以NMOS输入对为例5T-OTA的五个管是M1、M2差分输入管M3、M4电流镜负载管M5尾电流源管。尾电流源强制两支差分管的电流和为恒定值IBIAS。输入电压Vp和Vn有差值时M1和M2的电流一升一降M3、M4镜像关系会把M3的电流变化影射到M4支路最后在第一级输出节点上形成约2倍单边电流变化的净效果。这个电流变化乘上输出电阻就是第一级的小信号电压输出。设计顺序我通常是先定IBIAS。IBIAS大小决定了功耗上限也决定gm1能推到多高。按上一节的目标GBW50MHz、Cc1.2pF算出gm1大约0.38mA/V。取IBIAS25µA每支12.5µAVov约65mVgm2ID/Vov自然满足。然后根据工艺K反推差分对宽长比ID ½ × K × (W/L) × Vov²把K200µA/V²ID12.5µAVov65mV代入算出来W/L大约是30。我会取W/L40/0.8或30/1取决于版图匹配和失配需求。M1、M2的沟长不能太短匹配性和ro都会受影响。M3、M4做电流镜宽长比一般对差分对取一个合适的比例让它们负载管的过驱电压不要太大。简单做法是M3、M4和M5用同一种偏置电压拓扑Vov设在100mV到150mV之间。如果M3、M4的Vov太大第一级输出节点的输出摆幅会被压缩第二级输入范围也会受限制。尾电流源M5的宽长比由IBIAS和偏置电压决定。它需要保证最坏corner下仍有足够Vds余量所以Vov不宜做太大100mV左右比较实用。版图上M5的匹配相对重要因为它一旦和偏置镜不匹配整个差分对的偏置就偏了输出失调会跟着变大。第一级的小信号增益写成 Av1 gm1 × (ro2 ∥ ro4)如果ro2和ro4各约150kΩ并联约75kΩgm10.38mA/VAv1约28.5倍折算29dB。这个值偏低总增益会不够。实际设计中我通常会让第一级输出电阻到150~250kΩ配合gm1 0.5~0.6mA/VAv1能到40dB左右。如果你发现第一级增益偏低优先加长M1、M2和M3、M4的沟长别急着加大电流。3.2 第二级 CS 放大器怎么选管子第二级CS放大器的核心是一个增益管和一个电流源负载。常见两种方向NMOS增益管配PMOS电流源负载适合NMOS输入第一级PMOS增益管配NMOS电流源负载适合PMOS输入第一级。原则很简单让第一级的输出直流电平落在第二级增益管的工作点上别让第二级被顶到线性区或截止区。我用NMOS增益管M6和PMOS负载M7来举例。第二级静态电流IOUT我设为100µA是第一级尾电流的4倍。目标Av2做到40dB以上也就是电压增益100倍以上。公式是 Av2 gm6 × (ro6 ∥ ro7)如果ro6和ro7各约80kΩ并联约40kΩ要得到100倍增益gm6需要2.5mA/V。如果ro更大比如各150kΩ并联75kΩgm6需要1.4mA/V。实际中我一般把gm6定在3~5mA/V这样既保证增益又保证驱动能力。按gm2ID/VovID100µA时Vov大约40~67mV。Vov太小会带来失配问题所以我常把第二级电流加到150µA左右Vov做到60~80mV。输出摆幅要重点看。M6和M7的Vov之和决定了输出高到低之间“够不到”的范围。比如输出要摆到接近电源轨M7的Vds必须大于它的Vov。3.3V供电下如果M7的Vov100mV输出接近电源轨时还有约100mV的头疼区域。实际设计时Vov尽量控制在100~150mV之间不要为了增益把Vov压得太小。第二级管子的沟长选择也值得说。M6的沟长如果太短ro小增益不够如果太长速度慢。我的习惯是M6沟长用0.5µmM7沟长用1µm左右。这样折中下来第二级输出电阻能做到几十kΩ次极点能放到几百MHz稳固性好。3.3 偏置网络越简单越稳很多教科书喜欢画带辅助运放的高精度偏置网络但那种结构会引入额外电流、额外噪声和额外极点。对于5T-OTACS这种中等精度结构我完全推荐用最简单的电流镜偏置外部给一个基准电流Iref基准电流流过二极管连接的MOS管产生栅电压然后用电流镜复制到尾电流源和第二级负载管。偏置网络里几个容易踩的坑二极管连接的偏置管必须有足够Vds余量让所有复制的电流镜都工作在饱和区。如果偏置电压设计得太紧低电源电压corner下尾电流源管直接进入线性区整个运放工作点全乱。电流镜的沟长越短镜像精度越差。L差异会造成电流比例误差进而引入输出失调。我通常把偏置镜沟长取到1µm以上。偏置电流源不要直接挂到第二级输出节点上要保持输出节点的独立性。偏置网络只负责提供栅电压不该参与信号通路。在网表里建议给Iref单独一个理想电流源做初仿。所有管子尺寸先根据手算设定跑完DC看每个管子的Vds和Vov。若Vds低于Vov要么给该管加沟长要么调整偏置电压。若所有工作点都落在预期范围内再开始AC仿真。3.4 完整手算示例从需求到晶体管参数我按0.18µm工艺、3.3V供电的示例需求做一张完整的手算表。这张表不代指任何真实工艺库只是用来演示设计流程和量级关系。参数取值或结果依据输入尾电流IBIAS25µA功耗预算和gm1需求差分对M1/M2 W/L40µm / 1µm使gm1约0.5mA/VM3/M4负载W/L20µm / 1.2µm镜比1:1Vov约100mV第一级输出电阻约150kΩro2//ro4第一级增益Av1约37dBgm1×rout1第二级尾电流IOUT150µA第一级的6倍M6增益管W/L150µm / 0.5µmgm6约5mA/VM7负载W/L60µm / 1µm大L提升ro第二级输出电阻约60kΩro6//ro7第二级增益Av2约49dBgm6×rout2总增益约86dBAv1×Av2Miller补偿Cc1.2pF按GBW反推调零电阻Rz约200Ω取1/gm6量级这张表初看不算惊艳但胜在稳妥。总增益86dB覆盖了80dB的需求留下约6dB余量。GBW按gm1/(2πCc)估算大约66MHz满足30~50MHz目标。相位裕度还需要第二级次极点远一点按CL2pF算次极点约gm6/2πCL398MHz至少离GBW有6倍距离60°相位裕度问题不大。你拿到真实PDK后会发现corner之间参数能差百分之几十所以手算余量千万别卡死。我通常会在需求上再留10~20dB的增益裕量等仿真真正跑出来再慢慢往回缩。4. 补偿网络设计Miller电容和调零电阻4.1 未补偿时为什么稳定性差两级运放不接补偿时第一级输出节点和第二级输出节点都有很高的阻抗所以主极点和次极点距离很近。比如第一级输出节点阻抗150kΩ寄生电容约0.5pF极点约2.1MHz第二级输出节点阻抗60kΩ负载电容2pF极点约1.3MHz。两个极点靠得这么近开环增益在穿越频率附近早就掉了-40dB/dec相位裕度可能只有十几度闭环后很容易振铃甚至振荡。这个问题的根源是两级高阻节点“串”在一起。每级为了追求增益都把阻抗抬得很高高阻抗节点搭配寄生电容就形成了低频极点。想要增益就得接受高阻节点想要稳定就得拉开两个极点的频率距离。补偿的本质就是人为改变节点等效电容而不是去硬砍增益。4.2 Miller补偿如何拉开极点Miller补偿的操作很简单在第二级增益管的栅极和漏极之间跨接一个电容Cc。这个电容一头接在第一级输出高阻节点另一头接在第二级输出。由于第二级有电压增益Cc在第一级输出看到的等效电容被放大了约(1Av2)倍。假设Av249dB也就是约280倍Cc1.2pF在第一级输出节点等效于超过300pF。第一级主极点被压到极低的频率比如几千赫兹。第二级输出端的等效电容呢因为Miller效应在输出端引入了约Cc×gm6/2πf的等效导纳实际上让第二级输出极点抬高相当于“把极点往高频推”。两步作用叠加两个极点拉开几十倍甚至上百倍距离。这就是为什么中等稳定性的Miller补偿能靠一个小电容搞定不需要C很大。Cc的选取要从GBW反推GBW gm1/(2πCc)gm1、Cc一确定GBW基本定死。如果GM1太高导致GBW太高可以适当增大Cc。这里有个非常实用的判断方式GBW处增益已经降到0dB主极点频率就是GBW除以直流增益。比如直流增益86dB20000倍GBW50MHz主极点约2.5kHz。仿真看到主极点在几kHz说明Miller效应起了作用思路没问题。4.3 右半平面零点与调零电阻Rz教科书都会提醒Miller补偿会引入一个右半平面零点。源头在于Cc不仅把电流从第一级节点“泵”到第二级输出还能直接耦合信号绕过第二级增益管。这个零点的频率约等于gm6/(2πCc)。如果gm65mA/V、Cc1.2pF零点频率约663MHz。听起来很高但相位影响是存在的尤其是GBW到几十MHz时相位曲线在高频段会被零点拉得更差。解决办法是给Cc串联一个电阻Rz把零点从右半平面搬到左半平面或者直接推到足够高的频率。经验取值是Rz约等于1/gm6也就是能让零点与次极点重合或者相互抵消。这个电阻可以用多晶电阻实现也可以用偏置在线性区的MOS管实现。我建议初仿时先用理想电阻把阻值扫描一下找到最佳相位裕度对应的阻值再考虑具体实现。Rz不是越大越好也不是越小越好。取小了零点还在右半平面附近捣乱取大了零点被移到低频左半平面会引入额外低频相位滞后。扫描时你会看到相位裕度出现一个明显的峰值那个峰值对应的阻值就是最优点。这个阻值通常落在几百欧姆到几k欧姆量级具体要看gm6和Cc。4.4 补偿参数的手算与仿真实例我再给一组示例计算。目标GBW50MHz取Cc1.2pF则gm1约0.38mA/V。第一级增益做到37dB主极点约2.5kHz。第二级gm65mA/V输出节点负载2pF次极点约398MHz。Rz取1/gm6200Ω。按这个初值搭电路AC仿真大概率能得到50dB左右相位裕度。如果PM只有40几度我会依次做三件事先把Rz扫描找PM峰值。再把Cc增大20%看GBW和PM一起怎么变。如果还不够减小第二级输出电阻比如减少M7的沟长或增大第二级电流。不要一上来就暴力加Cc。Cc太大会把GBW压得过低运放的速度就废了。正确思路是让次极点与GBW之间保持2~3倍以上距离而不是单纯靠增大补偿电容拖慢主极点。5. 仿真调试实录与常见问题排查5.1 直流工作点不对怎么办我见过太多同学先跑AC发现增益不对然后疯狂调W/L。其实90%的情况是直流工作点根本没落在饱和区。仿真AC前务必先做DC工作点检查流程非常固定看尾电流源管M5。M5的Vds必须大于Vov否则尾电流没有被“钉住”差分对共模抑制能力直接崩掉。看差分对M1、M2。它们的Vds要够高避免进入线性区。如果输入共模太低M1/M2源端电压被M5顶起来本征栅源电压不够电流分配就不对。看有源负载M3、M4。它们的Vds同样要超过Vov。看第二级输出管M6和M7。输出共模电压不对大概率是第二级偏置出了偏差。查看镜像偏置电流比例确认偏置电压在所有corner下都能让每个管子饱和。如果某个管子Vds与Vov非常接近比如Vds只比Vov高50mV那这种状态在温度或工艺角变化时会随时掉进线性区。设计余量要放大到100mV以上特别是在低压场景。5.2 增益不够先测Rout再说开环增益不够很多人第一反应是加大gm。但增益不足往往不是gm不够而是输出电阻太低了。这有个很典型的现象加大W/L后gm上去了但寄生电容也上去了次电极被压下来相位裕度更难看越调越乱。正确排查方式是用仿真断开环路测第一级输出的等效阻抗和第二级输出的等效阻抗分别看Av1和Av2。如果某级增益低于预期先检查那个节点的输出电阻。想让电阻变大通常增加沟长L比增加W更有效。L增大ro近似线性增大gm虽然略微下降但增益整体还是提升的。当然L增大会牺牲速度这个取舍要自己把控。还要注意寄生电阻和负载。比如第二级输出接了电阻性负载会把增益拉低。这个在系统级会标出来不能只盯着运放自己。5.3 相位裕度差别只盯CcAC仿真看到相位裕度只有30多度、40度时先别急着加电容。按顺序排查看主极点是否真的被Miller效应压得很低。如果主极点还在几百kHz甚至几MHz说明Cc没有有效作用检查Cc是否接错节点。看次极点距离GBW多远。如果次极点小于2倍GBW相位劣化得很厉害。这时候应该减小第二级输出电阻来推远次极点而不是暴力加Cc。看零点位置。用AC仿真里的极零点分析看零点是右半平面还是左半平面如果是右半平面优先调Rz。看寄生电容。第一级输出节点的寄生电容如果太大会削弱Miller补偿的效果。这个在高频段尤其明显。我习惯把PM目标定在65°到70°。如果做到75°虽然鲁棒性好但瞬态建立速度会变慢如果只做到50°工作角一变动就可能振荡。65°左右是最舒服的点。5.4 压摆率和振铃问题瞬态仿真里输出振铃通常就是PM不够的直观表现。你可以先扫Cc和Rz看振铃峰值怎么变。PM上去了振铃会明显减小。还有一个容易忽略的问题压摆率不对称。正压摆率由第二级电流源负载给输出电容充电决定负压摆率由增益管灌电流决定。如果两支电流能力不匹配振铃都不对称。想要改善振铃一个好用的小技巧给第二级输出加一个很小的前馈电容或者调整Rz然后观察过冲百分比。理想情况是过冲在5%~10%以内建立到0.1%精度的时间尽可能短。振铃不是简单“越大越坏”关键是闭环里的阻尼比这个阻尼比最终落在PM和增益带宽积上。大信号压摆率不够的话加大第二级电流是最直接的办法但这会拖升功耗。如果功耗受限就降低Cc用更高gm1来维持GBW。总之速度、功耗、稳定三者不可能全都要任何设计都是在这个三角里找平衡。5.5 常见问题速查表我把调试过程中反复遇到的问题整理成一张速查表方便你边调边查。现象可能原因优先排查动作DC工作点不在饱和区偏置电压过紧或宽长比不合适逐管检查Vds与Vov开环增益不足输出电阻太小或管子进入线性区加长沟长L检查roGBW偏离目标gm1或Cc不匹配反推gm/Cc核对电流相位裕度偏低次极点太近、零点在右半平面扫Rz推远次极点阶跃振铃严重PM不足或压摆率不对称调节Cc/Rz对称化电流输出摆幅太小某级Vov过大或输入共模不对降低Vov调整偏置点失调电压过大差分对或电流镜失配版图加匹配结构增大L这张表是我自己调试时的“第一反应清单”不一定覆盖所有情况但能帮你少走很多弯路。6. 从原理图到版图匹配、布局与收尾经验6.1 差分对和电流镜的匹配仿真做得再漂亮版图匹配不做流片回来就是灾难。5T-OTA的差分对M1/M2是模拟版图里最需要花心思的地方。如果两个输入管的W/L存在系统性偏差输入失调电压可能从几百微伏飙升到几毫伏。大电容大开关噪声下这个失调完全可能破坏系统精度。常见的做法是共用重心交叉布局。把M1拆成两个并联管M2拆成两个并联管按ABBA或ABBA交错排列并加dummy管保持四周环境一致。电流镜M3/M4和偏置镜同样要采用相同的方向和间距尽量让它们的源漏周围环境一致。栅极方向必须一致免得因为刻蚀偏差造成W/L漂移。我还会给关键电流镜加一层金属包地减少衬底噪声耦合。尾电流源管M5的电流精度直接影响输入失调所以偏置镜和M5之间最好也做匹配结构。这块版图工作不复杂但很琐碎偏偏是流片成败的分水岭。6.2 Miller电容和偏置的布局Miller电容Cc的布局也有讲究。它一端连接第一级高阻节点另一端连接第二级输出。这个电容会耦合第二级输出的大电压摆幅回来如果寄生电阻大会影响零点位置。所以Cc的两端走线要尽量短、宽减少串联寄生电阻。另外Cc下面不要放其他敏感管子的有源区否则电容耦合噪声会串进去。我习惯在电容区域两个方向都拉一圈衬底接触再在外面加隔离环。调零电阻Rz如果是多晶电阻也要注意两端寄生电容高频段它们会成为额外极点。偏置网络里的偏置管放在版图角落时衬底电位不稳定镜像电流比例可能微调。最好把偏置电路和主运放的尾电流源放在同一个well里保持电势一致。这个细节在仿真看不到流片后却能明显影响电流精度。6.3 输出级和电源走线第二级是高电流节点金属走线必须算清楚电流密度。150µA级别的电流理论上细金属线就能过但大电流管本身沟道很宽源漏金属如果铺设不够电阻压降会造成电流密度不均匀部分管子提前进入线性区。输出级的大管子建议用多指结构并且把栅极poly对齐减少栅电阻。电源和地走线要加宽模拟电路的电源纹波会让输出噪声恶化。最后在输出节点上加一个合适的ESD保护结构具体保护方案要看接口规范这里不展开。其实只要你把前面手算和AC仿真做到位版图匹配是“锦上添花”的部分。但如果版图匹配不做那之前的努力就可能全部白费。流片不是仿真每次教训都是拿周期和金钱换来的匹配这件事能早做就早做。一点个人经验收尾单端两级运放这个结构我做过很多版从低功耗基准buffer到高速比较器前端都验证过。个人体会是5T-OTACS在中等增益、中等速度、单端输出的场景里是一个极其可靠的选择。它不像折叠共源共栅那样面积大、偏置复杂也不像轨到轨输入那样需要额外电路非常适合快速出原型。最后再分享一个小技巧手算和初次仿真阶段Cc的取值可以故意做得稍微偏大比如目标1.2pF就先放1.5pF确认电路稳定后再慢慢减小。这样能避免“一上电就振荡”这种低级的流片错误。等确认PM没问题了再回来压缩Cc把GBW提回目标值。模拟设计就是这样每次改动都要心里有数你改的不是一个参数而是几个极点、几个零点和整个瞬态行为之间的平衡。熟悉了这个结构你会发现自己判断问题会越来越快。