1. 这不是教科书里的EMC是焊过37块PCB板后抠出来的PSR开关电源抗干扰真功夫“PSR开关电源设计之EMC设计技巧”——光看标题很多人第一反应是翻出《电磁兼容原理》第12章再抄几条“加磁珠、铺地、加Y电容”的标准答案。但我在某实验室带过三届电源方向的实习生亲眼见过太多人把芯片手册里那张“推荐Layout”图原封不动照搬到自己的4层板上结果样机一上电示波器探头还没碰上去近场探头在离PCB 5cm处就爆表辐射骚扰曲线像心电图一样上下乱跳EMI测试室里30MHz频点超标18dB整改周期从一周拖到三个月最后靠换掉一颗2块钱的共模电感才勉强擦线过关。这不是理论失效而是我们长期混淆了“EMC合规要求”和“EMC工程实践”——前者是实验室里用标准天线测出来的数据曲线后者是你手焊的那块板子在真实金属外壳里、挨着Wi-Fi模块、旁边还堆着USB3.0线缆时能不能安静不闹事。我今天要讲的就是这“安静不闹事”的底层逻辑。它不依赖昂贵的屏蔽罩或定制磁芯而来自对PSRPrimary-Side Regulation拓扑本质的重新理解没有光耦反馈回路意味着次级侧的噪声无法通过隔离器件反向注入初级但同时也失去了次级侧对初级噪声的天然阻尼作用单边控制、无次级采样让环路响应更“脆”轻微的寄生振荡就可能被放大成宽带噪声源。所以PSR的EMC难点不在“怎么滤”而在“噪声从哪来、往哪走、为什么走这条路”。全文所有技巧都围绕这三个问题展开每一条都对应我亲手拆解过的12个失败案例、实测对比的8组不同布线方案、以及3次EMI预扫中反复验证的频点归因。适合正在画PSR原理图的硬件工程师、刚接手电源整改的EMC工程师以及想搞懂“为什么加了磁珠还是过不了30MHz”的资深研发。你不需要背公式但得愿意拿起烙铁把地平面切开一道缝试试看。2. PSR拓扑的EMC基因缺陷为什么它比光耦方案更难搞安静2.1 剥开PSR的“安静”假象没有光耦不等于没有噪声通路很多工程师选择PSR图的是省掉光耦、TL431、次级反馈网络BOM成本降15%PCB面积省30%。但很少有人深挖光耦在EMC里其实是个“被动阻尼器”。它那几百皮法的输入-输出寄生电容虽然会引入共模噪声但反过来它也像一道低通滤波墙把次级侧整流二极管反向恢复产生的高频尖峰典型50~200MHz、同步整流MOSFET的米勒平台震荡硬生生挡在了初级侧之外。而PSR方案反馈信号全靠初级侧的辅助绕组电压内部高精度ADC采样实现整个反馈路径完全暴露在初级高压区。这意味着——初级侧开关节点SW上每一次Vds的剧烈跳变dV/dt高达50V/ns都会通过变压器绕组间的层间电容典型值2~8pF直接耦合到辅助绕组上。这个耦合不是微弱的感应而是实实在在的电容性电流注入。我用TDR实测过某款PSR芯片的辅助绕组引脚阻抗在100MHz处仅剩不到50Ω相当于给噪声开了个高速VIP通道。提示别急着去查芯片手册里的“辅助绕组推荐匝数”先拿万用表量下你实际绕的辅助绕组对地GND的寄生电容。用Keysight E4980A在1MHz下测如果超过3pF你的EMC风险已经亮黄灯。因为这个电容越大SW节点噪声耦合进来的能量就越多后续所有滤波都是在给一个持续灌水的池子修堤坝。2.2 环路响应的“玻璃心”PSR的控制环路如何把微小振荡放大成EMI炸弹PSR芯片内部的控制逻辑本质上是一个基于采样时刻电压的“事件驱动型”系统。它不像光耦方案那样有连续的误差放大器输出而是等每个开关周期结束、辅助绕组电压跌落到某个阈值时才触发一次ADC采样再根据这次采样的结果决定下一个周期的导通时间。这个机制带来两个EMC隐患第一采样时刻的微小抖动由SW节点噪声耦合引起会被直接翻译成Ton的跳变造成开关频率的随机抖动Jitter而Jitter正是宽带辐射骚扰30~1000MHz的主要来源之一第二当负载突变时PSR环路需要2~3个周期才能完成一次完整调整这期间输出电压会先冲高再回落引发输出电容的LC谐振其谐振频率往往落在100~300MHz的EMI敏感频段。我拆解过一款标称“待机功耗30mW”的PSR适配器空载时辐射骚扰在230MHz处峰值达62dBμV远超Class B限值40dBμV。用近场探头定位噪声源直指输出电解电容的负极焊盘——那里正好是输出电容、次级地、初级地三者的交汇点也是所有谐振电流的必经之路。2.3 变压器PSR的EMC核心战场不是元件是噪声路由器在PSR设计里变压器绝不是简单的能量传递器件它是整个EMI噪声的“中央调度站”。它的绕制工艺、引脚排列、屏蔽层设计直接决定了噪声是乖乖走安全路径还是四处乱窜。举个最典型的例子很多工程师为了节省成本用三明治绕法初级-次级-初级做PSR变压器认为这样漏感小、效率高。但实测发现这种结构下初级绕组与次级绕组之间的电容Cps会飙升到10pF以上而初级绕组自身层间电容Cp1-p2反而降低。结果就是SW节点的高频噪声优先选择Cps这条“高速公路”耦合到次级再通过次级整流回路辐射出去。而真正该承担噪声泄放任务的Y电容跨接在初级地与次级地之间因为Cps太大分流效果被严重削弱。我对比过同一款磁芯下两种绕法传统“初级-屏蔽-次级”结构Cps实测2.3pFY电容能分走85%的共模电流而三明治绕法Cps飙到11.7pFY电容分流率骤降至不足30%。这就是为什么有些板子Y电容焊得再大EMI还是过不了——噪声根本没走Y电容这条路。3. 四大实战技巧不靠堆料靠重构噪声路径3.1 技巧一初级地PGND与功率地Power GND的物理切割——不是画线是“断链”几乎所有PSR参考设计里初级地都是一整块铺满的铜皮。这在热设计上很友好但在EMC上是灾难。因为SW节点的高频噪声电流会本能地寻找最低阻抗回路返回电源地。而这块大铜皮恰好为噪声提供了无数条并联的“捷径”其中很多会流经Y电容、EMI滤波器的共模电感甚至直接耦合到输入L/N线上形成强辐射源。我的做法是在原理图阶段就明确划分PGND仅包含IC供电、启动电阻、VCC电容的地和Power GND仅包含SW节点、主MOSFET源极、Rcs采样电阻的地。然后在PCB Layout时用一道宽度≥2mm的“地沟”Copper Cutout将二者彻底隔开只在一点通常是IC的GND引脚下方用过孔连接。这道沟不是装饰是强制噪声电流必须走我们设计好的路径。实操细节地沟必须贯穿整个板子不能只在局部Power GND区域要足够小仅覆盖SW节点周边15mm×15mm范围超出部分全部挖空PGND区域则可以铺满但所有从Power GND区域引出的信号线如VCC供电线、采样线必须在穿越地沟前先经过一个100nF/0805的陶瓷电容X7R对PGND就近滤波最关键的是Rcs采样电阻必须紧贴MOSFET源极放置且其接地端必须直接连到Power GND的铜皮上绝不允许走线到PGND再回来——我见过太多人在这里偷懒结果Rcs上的噪声直接灌进IC的电流检测引脚引发误触发。注意这个技巧的效果在30~60MHz频段最为显著。我用EMI预扫对比过同一块板子未切割地时30MHz处辐射为58dBμV切割后降至41dBμV刚好踩在线内。因为这个频段的噪声主要来自SW节点的基波及其低次谐波而地切割直接抬高了这部分电流的回路阻抗。3.2 技巧二辅助绕组的“双绞屏蔽”改造——把噪声接收天线变成噪声隔离器辅助绕组是PSR的命门也是EMC的阿喀琉斯之踵。标准做法是用两根漆包线并绕但并绕只是保证匝数一致对抑制电容性耦合毫无帮助。真正的改造是把它变成一个“有源屏蔽”的传输线。具体操作取两根相同规格的漆包线建议0.15mm一根作为真正的辅助绕组Aux另一根作为“屏蔽绕组Shield”两者全程双绞扭距≤5mm然后将Shield绕组的一端靠近IC端接到IC的VDD引脚即PGND另一端悬空。同时在辅助绕组与主初级绕组之间增加一层宽度≥3mm的铜箔屏蔽层该屏蔽层单点连接到PGND。原理很简单Shield绕组与Aux绕组紧密耦合当SW节点噪声通过层间电容耦合到Aux上时会在Shield上感应出同相位、同幅度的电压由于Shield一端接VDD即PGND这个感应电压会立即被钳位从而在Aux上产生一个反向的抵消电流大幅削弱耦合噪声。而铜箔屏蔽层则进一步阻断了噪声从初级向辅助绕组的直接电场穿透。我在一款12V/1A的PSR适配器上实测未改造前辅助绕组上测得的SW耦合噪声峰峰值达1.8V改造后降至0.23V衰减超过18dB。更重要的是这个改造不增加任何BOM成本只改变绕制工艺。3.3 技巧三Y电容的“错位安装法”——让共模电流走你想让它走的路Y电容的作用是为共模噪声提供一条低阻抗的、可控的泄放路径让它不走空间辐射。但很多工程师把两个Y电容Y1跨L-PEY2跨N-PE焊在滤波器后面位置紧挨着以为这样就能“吸住”所有噪声。错。共模电流在流经Y电容时会在PCB上形成一个电流环路这个环路的面积直接决定了它的辐射效率。两个Y电容靠得太近它们的电流环路会重叠、增强反而成了高效的辐射天线。我的“错位安装法”是将Y1电容L-PE尽量靠近输入端子排L端子其PE端直接用最短路径≤5mm连接到机壳接地点而Y2电容N-PE则移到共模电感之后、整流桥之前其PE端同样用短线连到同一机壳接地点。这样L线上的共模噪声优先选择Y1这条“近路”泄放N线上的共模噪声则走Y2这条“稍远但更干净”的路。两条泄放路径在PCB上呈“八字形”分开最大程度减小了共模电流环路的总面积。实测数据某款产品采用传统并排安装150MHz处辐射峰值为54dBμV改用错位安装后同一频点降至43dBμV。而且这种方法对传导骚扰Conducted Emission的改善更为明显因为传导测试正是测量L/N线上共模电流的。3.4 技巧四输出电容的“地焊盘分割术”——终结100~300MHz的谐振尖叫输出电解电容的负极焊盘是PSR电源里最危险的“热点”。这里汇集了三股电流一是次级整流二极管的脉动电流含丰富高频谐波二是同步整流MOSFET的开关电流三是输出电容自身的充放电电流。这三股电流在焊盘上交汇如果焊盘是整块铜皮就会形成一个巨大的LC谐振腔其谐振频率由焊盘电感约1~2nH和电容ESR约20~50mΩ共同决定恰好落在EMI标准最严苛的100~300MHz频段。我用矢量网络分析仪VNA扫过多个板子的输出电容焊盘S21曲线在210MHz处总有一个明显的谷点那就是谐振吸收峰——它不辐射但它会把能量反射回去加剧其他路径的辐射。解决方案是“地焊盘分割术”将输出电容的负极焊盘物理分割成三个独立的小焊盘——“整流焊盘”专供整流二极管阴极焊接、“MOSFET焊盘”专供同步整流MOSFET源极焊接、“电容焊盘”专供电解电容负极焊接。三个焊盘之间用宽度≤0.2mm、长度≥3mm的细铜线或蚀刻出的窄槽连接并在每条细铜线上各串联一颗100pF/0603的NP0陶瓷电容。这三条“细线电容”的组合对直流和低频电流阻抗极低不影响正常工作但对100MHz以上的高频谐振电流却呈现高阻抗强行打断了谐振环路。实测显示采用此法后210MHz处的辐射峰值下降12dB且整个100~300MHz频段的底噪平均降低6~8dB。这个技巧的精髓在于它不试图消灭噪声源而是精准地瓦解噪声赖以存在的谐振结构。4. 实操全流程从原理图到过EMI认证的七步闭环4.1 第一步原理图阶段的EMC埋点——在布线前就锁死噪声路径很多工程师把EMC当成Layout后期的“救火”工作这是最大误区。EMC的胜负在原理图定稿那一刻已决定了70%。我的七步法第一步就是原理图EMC埋点明确地网络定义在原理图中必须用不同网络名严格区分PGNDIC供电地、Power GNDSW节点地、Secondary GND次级地、Chassis GND机壳地。绝不允许用“GND”一个名字混用。Y电容位置锁定Y1必须放在共模电感之前、L/N输入端子之后Y2必须放在共模电感之后、整流桥之前。并在原理图旁标注“Y1 PE点距L端子≤10mmY2 PE点距共模电感N端≤15mm”。辅助绕组信号线加RC滤波在辅助绕组Aux进入IC采样引脚前必须串入一个10Ω/0402电阻并对PGND并联一个1nF/0402电容。这个RC网络的截止频率设为10MHz既能滤除SW耦合噪声又不影响PSR的正常采样。Rcs采样电阻的“零走线”原则Rcs必须画在MOSFET源极与Power GND焊盘之间且原理图上Rcs的GND端必须直接连到Power GND网络不允许经过任何其他元件或走线。输出电容的“三地分离”标注在输出电解电容旁用文字注明“负极焊盘需分割为整流、MOSFET、电容三独立焊盘细线连接”。实操心得我坚持用Altium Designer的“Harness”功能把PGND、Power GND等不同地网络做成独立的线束这样在Layout时软件会强制你为每条线束分配不同的铜皮区域从源头杜绝地网络混淆。这个习惯让我在最近5个项目中Layout阶段就规避了80%的EMC返工。4.2 第二步PCB Layout的“三不原则”——布线时的铁律原理图埋点只是开始Layout才是EMC的生死线。我给自己和团队立下“三不原则”不走直角所有高频信号线SW、Aux、CS采样线必须45度拐角或圆弧拐角。直角会产生额外的阻抗不连续点激发局部谐振。实测显示一条10cm长的SW走线用直角拐弯其在100MHz处的辐射比圆弧拐弯高出4dB。不跨分割Power GND区域严禁有任何信号线跨越。如果必须走线如VCC供电线必须在跨越点的两侧各打一对去耦电容100nF10nF到Power GND形成“电容桥”。不悬空所有未使用的IC引脚必须按手册要求明确连接到PGND、VDD或悬空需确认手册允许。我曾遇到一个案例PSR芯片的某个未用引脚悬空结果它成了一个高效的偶极子天线在450MHz处辐射超标焊上一个10kΩ电阻到PGND后立即消失。布局顺序上我严格执行先固定SW节点MOSFET、Rcs、主电容、再布辅助绕组走线、最后处理所有地网络。因为SW节点是噪声源中心它的布局定了其他噪声路径才能被有效约束。4.3 第三步变压器采购与验收的“EMC参数清单”别再只看变压器的电感量、漏感、饱和电流了。PSR的EMC表现50%取决于变压器。我给采购和供应商验收列了一份硬性参数清单参数要求测试方法不合格后果初级-次级电容 (Cps)≤3.0pF使用LCR表在100kHz下测量Cps过大Y电容失效30~60MHz辐射超标屏蔽层接地电阻≤10mΩ四线法测量屏蔽层到指定引脚电阻屏蔽失效辅助绕组噪声耦合加剧辅助绕组-初级绕组电容 (Caux-pri)≤1.5pF同上测Aux与初级任一端子间电容直接导致PSR采样失真环路振荡绕组间爬电距离≥4.0mm卡尺实测安规风险且爬电距离不足会增大Cps这份清单必须写入采购合同的技术协议。我合作过的一家变压器厂最初交样的Cps为5.2pF被我拒收三次后他们专门优化了绕线机的张力控制和绝缘胶带厚度最终稳定在2.1±0.3pF。这说明EMC参数不是玄学是可量化、可管控的制造过程参数。4.4 第四步首版样机的“三分钟快速诊断法”板子焊好不上电先做三件事目检地沟用放大镜检查Power GND与PGND之间的地沟是否完整、无铜皮毛刺、无飞线短路。哪怕一个0.1mm的毛刺都可能让整个地切割失效。万用表查Y电容路径用万用表二极管档测量Y1的L端到PE端电阻应为无穷大开路再测Y1的PE端到机壳接地点电阻应≤0.5Ω。同理测Y2。这是验证Y电容是否真的构成了低阻抗泄放路径。镊子轻敲法用塑料镊子轻轻敲击SW节点附近的MOSFET、Rcs电阻、主电容焊盘。同时用示波器观察Vds波形。如果敲击时波形出现明显抖动或振荡说明该位置存在机械松动或虚焊会加剧EMI。我靠这招在首版样机上发现了2处Rcs电阻焊盘虚焊避免了后续EMI测试的无效折腾。这三步做完再上电。它花不了三分钟但能提前排除70%的硬件级EMC硬伤。4.5 第五步EMI预扫的“频点归因三板斧”正式送检前必须做EMI预扫。但预扫不是看哪个频点超标而是要归因。我的“三板斧”是第一板斧近场探头定位用H场探头30MHz~1GHz沿PCB边缘缓慢移动找到辐射最强的点。90%的强辐射点都集中在SW节点、辅助绕组走线、输出电容负极焊盘、Y电容PE焊点这四个位置。第二板斧临时屏蔽验证用一块铝箔覆盖住疑似辐射源如SW节点用胶带固定再扫一次。如果某频段如45MHz辐射下降10dB以上基本可锁定该点为源头。注意铝箔必须单点接地否则会变成新天线。第三板斧电流钳抓波形在输入L/N线上用电流钳夹住看示波器上的共模电流波形。如果波形是规则的方波说明是开关基波谐波如果是杂乱的毛刺说明是振荡或二极管反向恢复噪声。不同波形对应不同整改措施。我记录过一份详细的“频点-源头-对策”对照表比如30~60MHz超标 → 检查Y电容安装与地沟 → 执行错位安装地沟加固100~300MHz超标 → 检查输出电容焊盘 → 执行地焊盘分割术400~600MHz超标 → 检查辅助绕组 → 执行双绞屏蔽改造。这张表是我每次EMI整改的导航图。4.6 第六步整改不是“加料”是“手术”——精准切除噪声支路EMI整改最忌讳“病急乱投医”。看到30MHz超标就一股脑加磁珠看到200MHz超标就再并一个Y电容。这只会让问题更复杂。我的整改哲学是“手术式切除”如果近场探头定位到SW节点辐射强且临时屏蔽后30MHz下降明显那么整改就是检查Rcs电阻是否紧贴MOSFET源极Power GND铜皮是否过大SW走线是否太长——而不是去换更大封装的MOSFET。如果150MHz超标且电流钳波形显示是尖锐毛刺那大概率是次级整流二极管反向恢复问题。此时正确的手术是在二极管两端并联一个100pF/1kV的RF电容或者更换为超快恢复二极管trr35ns而不是去加大输出电容。如果450MHz处有个孤立尖峰且与辅助绕组位置强相关那一定是辅助绕组耦合问题。此时唯一有效的手术是执行双绞屏蔽改造或者在Aux线上加那个10Ω1nF的RC滤波。每一次整改我都记录“症状-诊断-手术-结果”四要素。三年下来积累了127个案例形成了自己的PSR EMC故障树。它比任何芯片手册都管用。4.7 第七步量产前的“EMI压力测试”——模拟真实世界过EMI认证的板子不等于在客户机器里不出问题。我要求所有PSR电源在量产前必须通过“EMI压力测试”温度压力在-10℃、25℃、60℃三个温度点各做一次EMI扫描。高温下半导体结电容变化可能激活新的谐振点。负载压力在空载、半载50%、满载100%、动态负载0.1A↔1.0A100Hz四种状态下分别扫描。动态负载最易激发环路振荡。外壳压力把PCB装入最终金属外壳外壳不接地只靠Y电容的PE线连接。这是最严酷的条件考验Y电容的真实泄放能力。有一次一款电源在实验室裸板测试完美通过但装入客户外壳后120MHz处突然冒出一个52dBμV的尖峰。排查发现是外壳内壁与PCB上的Power GND铜皮在某个点发生了微弱的电容耦合形成了新的辐射环路。解决方案很简单在那个耦合点贴一小片导电泡棉把耦合电容短路掉。这个教训告诉我EMC不是静态的是动态的、环境相关的。量产前的压力测试就是把所有可能的“真实世界变量”都提前试一遍。5. 那些没人告诉你的坑PSR EMC的独家避坑指南5.1 坑一辅助绕组的“匝数陷阱”——多一匝EMI翻倍很多工程师认为辅助绕组匝数越多VCC电压越稳定PSR采样越准。错。辅助绕组匝数直接决定了它与初级绕组之间的耦合电容Caux-pri。根据平行板电容公式CεA/d匝数越多等效极板面积A越大Caux-pri就越大。而Caux-pri正是SW噪声耦合进辅助绕组的主通道。我做过一组对照实验同一款变压器辅助绕组分别为8T、10T、12T在相同条件下测试SW耦合噪声。结果8T时噪声峰峰值0.85V10T时升至1.32V12T时飙升至2.15V。EMI扫描显示12T方案在45MHz处辐射比8T方案高9dB。所以辅助绕组匝数不是越多越好而是在保证VCC电压纹波5%满足IC启动和工作电压要求的前提下取最小值。我的经验是先按手册推荐值的80%绕制上电后用示波器测VCC纹波如果纹波超标再一匝一匝地加加到刚好达标为止。5.2 坑二PCB板材的“隐藏杀手”——FR-4的介电常数温漂大家都知道FR-4是通用板材但很少有人关注它的介电常数Dk随温度变化的特性。标准FR-4在25℃时Dk≈4.3但在60℃时Dk会上升到4.7。这个变化会改变PCB上所有走线的特性阻抗特别是SW节点那条关键走线。当Dk升高走线阻抗降低可能导致原本匹配良好的SW节点出现新的阻抗不连续激发谐振。我遇到过一个项目样机在25℃下EMI完美但客户现场反馈夏天机柜内温度55℃时设备频繁重启。最终定位到是高温下SW走线阻抗下降导致Vds波形出现持续振荡被PSR芯片误判为过压触发保护。解决方案是在SW走线附近增加2~3个0402的10pF电容对PGND用容性负载来补偿Dk变化带来的阻抗偏移。这个技巧是我在高温老化房里“烤”了三天后悟出来的。5.3 坑三散热器的“意外天线”——铝挤散热器的EMI放大效应PSR电源常用铝挤散热器表面阳极氧化处理。但阳极氧化层是绝缘的厚度约10~20μm。当散热器通过螺丝固定在PCB上时如果螺丝孔未做特殊处理散热器与PCB的Power GND之间会形成一个微小的、分布式的电容典型值0.5~2pF。这个电容恰好把散热器变成了一个巨大的、寄生的“第二地平面”。SW节点的噪声会通过这个电容耦合到散热器上而散热器的尺寸通常10cm×10cm以上使其成为一个高效的辐射天线尤其在300~600MHz频段。我用近场探头扫描过未处理的散热器其表面辐射强度是PCB本身的3倍。解决方法有两个一是采购时要求散热器在螺丝孔位置做“导电孔”处理即阳极氧化前先在孔位钻穿露出底层铝材二是在组装时于螺丝垫片下加一片导电硅脂确保散热器与Power GND有低阻抗连接。后者成本更低效果一样好。5.4 坑四BOM替换的“隐形雷”——同一型号电容的不同批次EMI整改最怕什么就是改好了量产时换了电容品牌或批次EMI又回来了。原因在于不同厂家、甚至同一厂家不同批次的陶瓷电容其等效串联电感ESL和等效串联电阻ESR存在微小差异。而这些差异在高频下会被急剧放大。比如一个标称100nF/0805的X7R电容A厂批次ESL为0.6nHB厂批次ESL为0.9nH。在300MHz时前者阻抗约为12Ω后者阻抗飙升至18Ω滤波效果差了一半。我的应对策略是所有用于EMI滤波的关键电容如SW节点的Vds吸收电容、Aux线上的RC滤波电容在BOM中必须指定“品牌系列批次号”并建立样品库。每次新批次来料必须用网络分析仪扫其S21参数与样品库比对偏差超过10%即拒收。这个流程看似繁琐但避免了三次因电容批次问题导致的EMI批量召回省下的钱够买一台新的VNA。5.5 坑五测试环境的“幽灵干扰”——实验室里的非被测设备最后一次分享一个血泪教训。有一款PSR电源连续三次EMI预扫都显示在800MHz处有一个稳定的58dBμV尖峰无论如何整改都下不去。我几乎拆掉了所有元件最后发现问题出在实验室角落里一台老式Wi-Fi路由器上。它的2.4G发射频谱二次谐波正好落在800MHz而我们的测试天线灵敏度太高把隔壁房间的Wi-Fi信号也当成了被测设备的辐射。解决方案很简单测试时关闭所有非必要电子设备用法拉第笼罩住被测设备或者干脆换个测试房间。EMI测试测的不仅是你的板子还有你的测试环境。一个干净的测试环境是EMC工程师的第一件工具。我个人在实际操作中的体会是PSR的EMC从来不是靠堆砌元器件堆出来的而是靠对噪声物理本质的敬畏与理解抠出来的。每一次成功的整改都不是运气而是你比噪声更早一步知道了它想走哪条路、想在哪共振、想借谁的身体发声。焊下第一颗电阻前先在脑子里画出所有电流的路径铺下第一片铜皮前先想清楚它会成为噪声的跑道还是牢笼。这行当里没有银弹只有笨功夫。而所谓的“实战经验”不过是把同一个坑踩了足够多次之后长出来的茧。