电源踩坑日记——LLC 谐振变换器原理与应用总结3. 第一个坑E类逆变电路的“日子差”拉开才是真正理解谐振的前提讲讲我的入坑经历吧。前几年接了一个某充电模块的迭代项目老架构用的是硬开关移相全桥效率做到94%就到头了满载温升压不住客户那边天天催着改。那时候刚接触LLC以为就是个“换了个拓扑”的事儿把变压器的漏感调大、加上谐振电容就能完事。结果上了台架重载直接炸管。所以说LLC这玩意儿表面上是把MOSFET的ZVS零电压开关和二极管侧的ZCS零电流关断当成卖点但真要把它吃透还是得先弄明白它跟普通PWM变换器到底差在哪。PWM变换器靠占空比控制能量传递本质是“斩波”开关管在硬开关状态下工作开关损耗直接和频率成正比LLC靠频率控制增益开关管工作在准谐振状态理想情况下电流过零之后才切换电压和电流错开开关损耗趋近于零。这背后的物理本质是LC网络的固有谐振频率被频率调制利用了起来让能量通过谐振腔的“弹簧-质量块”系统来回传递而不是被硬生生斩断。我记得当时调试的第一块板子频率设定在100kHz附近谐振电容选的470nF变压器匝比10:1用的是某厂商的F款MOSFET。空载和半载都还像模像样一旦加到70%负载原边电流波形直接变成一堆毛刺驱动波形看着都正常但管子温度直线往上蹿。那时候我才意识到一个问题——光把谐振参数凑出来不等于会设计LLC你得先理解这个系统是“怎么喘气的”。LLC谐振腔里有两个谐振频率一个是Lr和Cr的串联谐振频率fr通常叫第一谐振频率另一个是LrLm与Cr的并联谐振频率fm第二谐振频率。工作频率落在哪个区间决定了变换器处在容性区还是感性区而容性区就是炸管的根源之一——开关管在电流超前电压的情况下开通体二极管反向恢复电流叠加直接造成管子瞬间过流。很多教程喜欢拿增益曲线来解释这玩意儿但说实话光看增益曲线还是太抽象。心里要有个画面原边管子开合的频率和LC“晃荡”的节奏是不是合拍。频率高的时候谐振腔还没来得及完成一个周期就被下一波能量推进去了增益变小频率低的时候每个周期里能量堆积得更久增益变大。这就是“频率调节电压”的本质。我建议所有刚接触LLC的工程师先在仿真里把工作频率从fm到fr再往上拉扫一遍原边电流波形看它什么时候从正弦变成畸变什么时候体二极管开始提前导通什么时候ZVS彻底丢。这一步没搞明白后面谈什么布局、驱动、增益匹配都是空中楼阁。LLC的设计本质其实是给谐振腔设定一个“呼吸的节奏”然后让开关频率跟着负载变化去配合它。这个“呼吸”包括三个阶段轻载时频率很高谐振腔内能量少增益低中载时频率靠近fr电流波形几乎是纯正弦效率最高重载时频率下降到fr以下靠近fm变压器励磁电感开始参与谐振能量传输方式发生变化增益上限拉高。这套逻辑听上去不复杂但真正落地的时候一个个坑全是实操里踩出来的。4. 从原理到选型关键元件参数是怎么一步步定下来的4.1 谐振参数的“粗调”到“细调”流程先说说我目前常用的一套设计流程基本是从某参考设计上演变来的但在实际项目里迭代过好几轮确定系统规格输入电压范围比如400V直流母线、输出电压、最大输出电流、目标效率95%以上、工作频率范围。选择变压器匝比n原则是让变换器在谐振频率fr附近满载工作此时增益为1效率最优。一般按下式初步估算 n (Vin_nom/2) / (Vo Vf)其中Vf为输出二极管压降同步整流时取导通压降。算出最大增益和最小增益需求结合增益曲线查所需的最大最小归一化频率。选择Lr与Cr的比值k Lr/Lm。k越大Lm越小增益曲线越平坦调节范围窄k越小Lm越大调节范围宽但Lm太大导致励磁电流小不利于ZVS。工程上k一般在0.15~0.25之间。由fr和k值解出Lr、Cr、LmCr 1 / (2π·fr·Rac·Q)Rac为等效交流电阻Q为品质因数Lr 1 / (4π²·fr²·Cr)Lm Lr / k这里我特别提醒一句fr到底选在什么位置直接影响轻载效率。如果你的产品要求轻载待机功耗很低那fr不建议选太高否则频率上限会拉得很高驱动损耗和磁性元件损耗都上来了。4.2 变压器的漏感是参数不是缺陷我见过很多新手拿到变压器规格书看到漏感就觉得是“做得不好”的体现恨不得把它压到零。但在LLC里漏感就是谐振电感的一部分——也就是说变压器本身就是谐振腔的参与者。这意味着变压器的绕制工艺直接决定了谐振电感的精度。我当时在某项目上用的PQ4040磁芯初级绕了28匝次级中心抽头绕了44匝原边用三层绝缘线副边用铜箔刻意控制初次级耦合度来“造”出想要的漏感。实测漏感11.2μH跟设计值11.5μH差3%以内算是很好的一致性了。想做谐振变换器我强烈建议你跟变压器厂商提前说清楚“漏感按谐振电感管控”让厂商把漏感公差控制在±5%以内并且附上漏感测试频率和测试方法。很多厂商默认给你标一个“参考值”实际批次之间飘得没边儿第一批能跑第二批重载就满载掉压排查到后面就是漏感偏了。如果因为骨架和绕法限制漏感做不够那就在原边串独立谐振电感。注意独立谐振电感的位置尽量靠近变压器原边引脚避免PCB走线过长引入额外寄生电感干扰谐振腔特性。4.3 MOSFET和死区时间的协同设计LLC对死区时间的要求其实比硬开关拓扑苛刻得多。死区太短管子还没完成充放电就开通了ZVS丢失死区太长励磁电流方向翻转原边电流过零之后体二极管在反向恢复状态下被强制关断一样可能炸管子。死区时间的估算公式是 t_dead ≥ (2·Coss·Vin_max) / I_mag_peak其中Coss是MOSFET输出电容I_mag_peak是励磁电流峰值。励磁电流峰值约等于Vin/(4·Lm·fr)所以如果Lm选大了I_mag_peak变小ZVS反而更难实现。这里有个典型的“看起来矛盾”的点Lm大励磁损耗小但ZVS条件变差Lm小ZVS好但励磁电流带来的循环损耗变大。实测下来把k取在0.18~0.2附近兼顾两端效率曲线最平坦。死区时间的最终确认不能只靠估算。我一般先在满载、最高输入电压条件下用示波器看桥臂中点的Vds波形看死区期间是否出现“平台”——平台就说明体二极管已经导通ZVS实现得漂亮如果波形硬邦邦地直接翻身说明死区不够或励磁电流不够再调整其中一个参数。5. 踩坑实录负载跳变导致的频率失控值得一聊5.1 现象输出过冲、环路啸叫、炸同步整流管某次做一款某通信电源满载28.5V/12A输出动态响应要求是50%负载阶跃时输出过冲小于±3%恢复时间小于2ms。调试时发现一个问题输出从6A瞬间跳到12A环路把工作频率往下拉结果频率一下子跌到了低于fm的区域。控制IC会直接锁在最低频率但问题是它无法识别“现在工作在容性区”这个状态占空比虽然还是50%但输出却开始震荡环路在频率和电压之间形成了一个正反馈回路。表现出来就是输出电压先是一个大上冲然后进入一个约2kHz的等幅振荡——那声音跟啸叫没区别听起来就像板子在哭。当时分析波形之后发现同步整流管的栅极波形出现明显的“反激”尖峰体二极管反向恢复电流完全乱套。后来查IC厂商的资料发现这颗IC的频率钳位下限做的是“硬限幅”没有加“容性区检测”逻辑。解决办法不是改IC而是把最低工作频率抬高到fm的1.1倍同时把环路带宽降一点——动态响应慢那么一丢丢但不会扎进容性区。5.2 为什么很多人调环路会翻车LLC的控制环路跟普通电压模式PWM不一样的地方在于它的被控对象频率→输出电压不是线性的。增益曲线在高频段是单调递减的但在接近fm处有极值过了fm之后增益开始下降。如果你把环路增益调得太高动态响应速度快但频率一旦被拉到非单调区域控制方向就反了——输出电压降低时环路提升增益但频率已经到极限增益反而下降输出继续跌那整个环路就等于开环直通。我的做法是先用网络分析仪实测小信号增益曲线把穿越频率定在2-4kHz相位余量大于60度再在时域里做负载阶跃验证。LLC的环路设计宁可保守不要激进它不像Buck那样“猛灌反馈”就能解决问题。5.3 轻载下的频率上限问题空载时LLC为了维持输出工作频率会拉到很高。但PCB布局里的寄生电容和驱动电路的共源电感会导致高频下的波形畸变效率在轻载时会掉得非常难看。某次测一个适配器输入230V输出5V/0.5A待机工作频率已经跑到420kHz。频率高之后同步整流驱动芯片的驱动损耗占比非常大环形磁芯在这么高频率下损耗也急剧恶化。后来给IC加了一个轻载降频功能进入打嗝模式burst mode待机功耗从0.8W降到了0.2W以下通过了能效标准。这里提醒一句LLC做轻载别硬扛高频要让控制IC进入间歇工作状态哪怕间歇周期不规则都没关系只要输出纹波在允许范围内就行。这也跟芯片选型有关工程上我都会优先选带“轻载burst/frequency foldback”功能的PWM控制器。6. 调试台上的那些“波形玄学”一次详细的排查过程复盘6.1 开场满载效率正常半载却出现轻微异响说一个最近在客户现场遇到的问题。某项目用的是某半桥LLC控制IC满载效率实测96.1%热像仪扫下来板面温度分布也均匀。但客户反馈产品在半载约40%负载时会出现“滋滋”的声响听起来像是变压器发出来的又像是MLCC在发颤。一开始怀疑是变压器浸漆不良导致磁芯振动。换了两家变压器厂的样品都还是有声音。后来又怀疑是陶瓷电容啸叫把输出电容从MLCC换成了聚合物电容声音确实小了但还没完全消失。最后还是回到示波器上看原边电流波形才发现问题半载状态下工作频率并没有落在fr附近而是正好落在了一个“二次谐振”的区间——负载变轻频率升高但谐振腔在某个特定频率附近产生了一个次谐波振荡波形看起来像是正弦波底下叠了一个低频包络。这个包络的频率正好落在音频范围约5kHz变压器和电容都在这个频率上激励起了振动。6.2 追踪次谐波振荡的根因次谐波振荡在LLC里最常见的原因有两个一个是死区时间设置得不合适导致半个周期内能量不平衡另一个是环路带宽与环境温度变化导致控制参数漂移系统进入了分岔状态。排查方法上我建议按这几步走先接电流探头看原边谐振电流波形确认是否存在低频包络调制。把环路断开开环扫频观察不同频率下波形是否干净。调整死区时间加减20ns看包络是否变化如果变化明显说明死区和励磁电流匹配不佳。再测输入电压从小到大的波形变化排除母线电压纹波的影响。最后做温度测试确认低温和高温下振荡频率是否移动。在这个项目中问题出在死区时间设置上。这颗IC用电阻设定死区我把死区从250ns调到了180ns之后次谐波包络彻底消失异响也随之没了。原因在于原用的250ns死区时间在负载变轻时励磁电流比较小死区内体二极管导通时间变短导致开关管的ZVS实现不彻底半个周期内的充电电荷和另一个半周期不相等累积出一个低频分量。6.3 实用的示波器抓取技巧调试LLC示波器探头一定要用好。我通常用差分探头测桥臂中点电压半桥中点对地用电流探头测原边谐振电流两路信号同时触发放大观察死区期间的小片段。关键要看三个点开关管开通瞬间Vds是否已经降到0ZVS判定谐振电流波形在死区期间是否出现“平移”现象电流在体二极管里续流的标志体二极管反向恢复电流的峰值大小可用dt/di估算说个我自己摸索出来的技巧原边谐振电流并不好测因为谐振腔内电流幅度大探头夹上去需要很小心地保证不引入额外电感。更实用的方法是测半桥中点的电压波形再用RC积分还原电流虽然不精确但观察“有没有次谐波包络”这种相对特征足够用了。7. 实战设计案例一个300W LLC从参数计算到温升测试7.1 规格书简化和设计目标用个300W适配器的例子讲完整设计流程。规格如下输入三相PFC母线正常工作范围390~410VDC输出24V/12.5A目标效率满载96%230V输入时带同步整流工作频率范围80kHz~250kHz尺寸限制变压器高度不超过25mm按前面的流程先选fr100kHz匝比n(400/2)/(240.5)≈8.16取整8。等效交流电阻Rac (8×n²×Vo) / (π²×Io) (8×64×24)/(π²×12.5) ≈ 99.5Ω这个公式推导自基波分析法FHA有兴趣可以查一下。取Q0.4、k0.2算得 Cr 1/(2π×100k×99.5×0.4) ≈ 40nF Lr 1/(4π²×(100k)²×40nF) ≈ 63μH Lm Lr/0.2 315μH7.2 变压器与谐振电感的具体实现变压器用PQ3230磁芯材质选低损耗PC95等级或同等国产匝比8:1初级24匝次级33匝全波整流。原边用0.1mm×60股的利兹线副边用0.2mm铜箔。漏感目标63μH实测在58~67μH之间波动勉强可用不用外置谐振电感。谐振电容用MMKP82聚丙烯薄膜电容耐压等级选630V考虑直流偏压下的容值衰减选择了3个15nF并联实际等效容值约41nF误差在可接受范围。同步整流用自驱方案直接取自变压器副边绕组电压驱动但在轻载时自驱波形变差所以还是推荐控制IC的同步整流逻辑输出驱动尤其轻载burst模式时差异很大。7.3 实测数据整机在满载12.5A下实测数据如下效率96.3%400V输入时温升变压器磁芯最高温度91°C环境25°C谐振电容表面温度73°C原边MOSFET两枚并联最高结温推算约92°C输出纹波42mVpp20MHz带宽限制负载阶跃50%↔100%过冲380mV恢复时间1.4ms有个小问题同步整流管在低压大电流工况下散热压力较大封装为PDFN56PCB底部做了一个大面积铺铜过孔散热阵列之后温度从117°C降到了89°C。另外还做了输入电压从300V到450V的扫频测试满载效率曲线在390~410V区间内保持平坦偏离最优工作点不多但在300V输入时增益需求增大频率掉到接近fm效率降到93.8%。如果不做宽压输入可以把PFC母线电压的波动范围压缩避免这一段尴尬区间。8. 布局、散热与EMILLC设计里最容易被忽略的三个细节8.1 谐振腔的环路面积LLC的谐振腔半桥中点→谐振电容→变压器原边→半桥下管是一个高频大电流环路环路面积越小辐射噪声越低。我自己习惯把谐振电容贴着变压器原边引脚放电感靠着电容PCB走线尽量在中间层走顶层底层都是GND铺铜把高频环路“夹”在中间。有一个很典型的对比把谐振电容挪开3cm之后传导骚扰在150kHz~1MHz频段直接超标8dB。挪回去之后余量就到6dB了。板上那点铜皮对几百kHz的谐波来说就是最好的屏蔽层。8.2 控制芯片的GND与功率GNDLLC控制IC的小信号地必须单独走线回母地。很多次我排查“间歇性频率不稳”“环路发疯”这类问题最后都发现是控制IC的GND引脚离功率地太远地弹噪声直接灌进反馈引脚。正确做法是控制IC的GND单独一条线走星型接地到母地采样电阻的地和反馈分压电阻的地各走各的不要在功率地附近汇聚环路补偿引脚尽量远离开关节点不要平行走线这个问题在LLC里比在Buck里严重因为LLC的开关频率可变噪声频谱是宽的更容易和反馈信号发生混叠。8.3 散热设计效率再高也得留余量96%效率在300W下意味着还有12W损耗这12W集中在MOSFET、变压器、同步整流管三个地方。我见过不少板子满载跑到100°C还在跑表面上看没问题但一年半载后性能漂移很常见。我的做法是整机温升测试按最大负载5%来跑热像仪扫一遍找热点再对着热点做局部风道优化。变压器和气隙的涡流损耗在高频下很奇怪一度以为磁芯饱和后来发现是气隙附近的边缘磁通在铜箔里打出涡流发热集中在绕组两端。解决方式是让气隙远离绕组或采用分段气隙磁芯边缘磁通分摊到多个气隙上热点的温度能低十来度。9. 量产后的“偶发失效”是设计问题还是工艺问题我的一点判断标准LLC还有一个并不少见的坑单台样机怎么跑都稳定但一批板子到客户端之后偶尔出现几台满载掉压或直接保护。排查这种问题我的经验是优先看以下三个变量谐振电容的实际容值偏差。薄膜电容容差通常±5%但高温老化后容值变化不一致。如果控制IC的最低频率保护是靠定时器而不是频率直接检测容值偏差会直接改变谐振点对应的实际功率传输能力。变压器漏感的一致性。按前面说的要求厂商按±5%管控否则批量就会飘。同步整流驱动的驱动时序。不同批次IC或不同温度下的驱动延迟差异可能导致同步整流提前关断或滞后关断产生负电流流过体二极管管子应力增大。判断方法是做一个“批量抽样边界扫温”实验拿5台整机把环境温度推到60°C输入电压拉到规格上限满载持续跑2小时再拉负载阶跃1000次。如果这段时间内任何一台出现输出电压跌落超过200mV或频率异常先把谐振电容、漏感、同步整流驱动时序这三样测一遍通常能定位到根因。10. 最后再补充几句写这篇东西的时候我脑子里过了好几轮自己踩过的坑。从一个觉得“LLC就是改改参数”的新手到现在能够在设计初期就把增益、频率、容性区边界、轻载策略都盘算清楚走的弯路不少。现在的习惯是每块LLC板子到手先不急着测效率先花一下午时间把波形看透——ZVS有没有死区够不够频率有没有自己不该区的乱跑这三关过了再谈别的。LLC不是万能拓扑但它确实在高效中大功率DC-DC这条路上占据了核心位置。无论你是做通信电源、充电桩模块、适配器还是光伏逆变器只要碰到隔离型高效率需求LLC大概率跑不掉。把这套系统吃透了再去看其他谐振变换器比如LCC、CLLC会顺利很多因为它们内核是相通的让开关管在电压电流错开的节奏里工作减少硬开关的痛苦剩下的一切优化都以此为前提展开。真踩到坑的时候也不用慌示波器是你的眼睛电压电流波形就是系统的语言。顺着波形里的每一个异常去问“为什么”答案通常比想象中更接近表面。做电源这行十个设计九个是靠现场调试调出来的经验LLC尤其如此。