异步设计、多电压域与CDC的DFT挑战本文面向IC测试工程师与DFT工程师，系统梳理异步设计、多电压域（Multi-Voltage Domain, MVD）以及跨时钟域（Clock Domain Crossing, CDC）在现代低功耗SoC测试中所引入的挑战，并配合主流DFT工具链给出可落地的工程方案。全篇以"问题—原理—工具—实战—调试"为主线，帮助读者建立从架构到签核的完整认知。一、异步/多电压/CDC测试概述1.1 低功耗驱动的多电压与电源门控需求随着移动终端、IoT与边缘AI芯片对功耗预算的日益苛刻，单一电压、单一时钟的全同步设计已经无法满足片上系统（SoC）的产品化指标。工艺节点进入7nm及以下后，漏流功耗（leakage）占比显著上升，动态功耗（dynamic power）也因频率爬升而居高不下。为了把功耗压到指标线以内，设计上普遍采用如下手段：多电压域（Multi-Voltage Domain）：将CPU、GPU、 memory、IO、PLL等模块划分到不同的电压域，按性能需求供给不同电压。电源门控（Power Gating）：在模块闲置时关断其电源，由header/footer power switch切断VDD/VSS。电压频率缩放（DVFS）：在不同工作负载下动态调整电压与频率组合。** rete